福彩3d开奖号码走势图专业版:
[1]鐘華明,曾少軍,梁玉楠.一種基于多核CPU加速DLIS測井數據解碼方法[J].測井技術,2019,43(03):291-294.[doi:10.16489/j.issn.1004-1338.2019.03.014]
 ZHONG Huaming,ZENG Shaojun,LIANG Yunan.A DLIS Logging Data Decoding Method Accelerated by Multi-core CPU[J].WELL LOGGING TECHNOLOGY,2019,43(03):291-294.[doi:10.16489/j.issn.1004-1338.2019.03.014]
點擊復制

一種基于多核CPU加速DLIS測井數據解碼方法()
分享到:

《測井技術》[ISSN:1004-1338/CN:61-1223/TE]

卷:
第43卷
期數:
2019年03期
頁碼:
291-294
欄目:
資料處理
出版日期:
2019-06-30

文章信息/Info

Title:
A DLIS Logging Data Decoding Method Accelerated by Multi-core CPU
文章編號:
1004-1338(2019)03-0291-04
作者:
鐘華明 曾少軍 梁玉楠
(中海石油(中國)有限公司湛江分公司, 廣東 湛江 524057)
Author(s):
ZHONG Huaming ZENG Shaojun LIANG Yunan
(Zhanjiang Branch of China National Offshore Oil Corporation, Zhanjiang, Guangdong 524057, China)
關鍵詞:
多核CPU 并行 DLIS 加速 串行
Keywords:
multi-core CPU parallel DLIS speed up serial
分類號:
P631.84
DOI:
10.16489/j.issn.1004-1338.2019.03.014
文獻標志碼:
A
摘要:
為了解決現有的DLIS數據導出軟件對于大DLIS文件解碼效率低的問題,提出基于目前普遍使用的多核CPU處理器,根據DLIS測井數據文件的內部邏輯結構重新構建DLIS內部測井曲線信息結構,在北基礎上設計并行算法來加速DLIS測井數據解碼的方法。將該方法應用到多個同樣結構不同大小的DLIS文件,結果表明,該方法能夠加快DLIS的解碼速度,與原來的串行解碼方法相比獲得較好的加速比。
Abstract:
In order to improve the decoding of large DLIS files, a multi-core CPU-based method is proposed. It first reconstructs the internal information structure of a DLIS logs based on the internal logical structure of a DLIS logging file, then designs a parallel algorithm to accelerate decoding DLIS logging data. The method has been applied to many DLIS files with the same structure and different sizes, and has been proved that it can accelerate decoding and the speedup is better than a serial program.

參考文獻/References:

福彩3d之家杀号 www.nzrms.tw [1] 易朝建, 黃政. 磁帶數據格式解編方法 [J]. 情報指揮控制系統與仿真技術, 2002, 25: 51-53. [2] API. Recommended practice 66, Version 2 [EB/OL]. http: ∥w3.Energistics.org/RP66/V2/Toc/main. html. [3] 傅少慶, 肖立志, 謝然紅, 等. 核磁共振測井數據格式分析 [J]. 測井技術, 2012, 36(5): 505-510. [4] 肖艷. 常用測井數據格式與格式轉換 [J]. 測井技術, 2003, 27(增刊): 78-81. [5] THOMASZEWSKI B, PABST S, BLOCH I W. Parallel techniques for physically based simulation on multi-core processor architectures [J]. Computers and Graphics, 2008(32): 25-40. [6] KAHLE J A. Introduction to the cell multiprocessor [J]. IBM Journal Res. &Dev., 2005, 49(4/5): 589-604. [7] TIMOTHY G M, BEVERLY A S, BERNA L M. 并行編程模式 [M]. 北京: 機械工業出版社, 2015. [8] KAYI A, El-GHAZAWI T, NEWBY G B. Performance issues in emerging homogeneous multi-core architectures [J]. Simulation Modelling Practice & Theory, 2009, 17(9): 1485-1499. [9] 盧風順, 宋君強, 銀??? 等. CPU/GPU協同并行計算研究綜述 [J]. 計算機科學, 2011, 38(3): 5-9.

備注/Memo

備注/Memo:
基金項目: 國家科技重大專項項目(2016ZX05024-006) 第一作者: 鐘華明,男,1986年生,工程師,碩士,研究方向為測井與智能計算。E-mail:[email protected]
更新日期/Last Update: 2019-08-30